アカウント名:
パスワード:
AMDの次世代GPUはPirates Islandsは2015Q1に出荷予定で、GlobalFoundriesの20nmを使ったものになる予定。詳しくは大原先生のPCテクノロジートレンドで。 http://news.mynavi.jp/special/2015/trendspring/ [mynavi.jp] [PCテクノロジートレンド 2015 - 将来CPU/GPUから各種チップまで]
TSMCの20nmは現状Appleがほとんどの生産を持って行ってて、16nmはさすがにあちこちの企業が殺到したためAppleはSamsungに戻る予定。SamsungはGFと組んでA9生産をするのでしょう。
TSMCの16FF/16FF+は今のところHiSiliconのD01も動作済み、PCテクノロジートレンドのP8にあるグラフを見る限りでは設
読みましたが、FinFETのFin幅とプロセスノードの数字（いわゆる14nmプロセス等）を混同しているあたり、どこまで理解して書いているのか不安で、内容も信頼していい物やら。IntelのFinFETは、22nmプロセスの時点でFin幅が8nmと発表されていて、限界だと書いている10nmは超えていたのですがね。
上記記事のリンク先をちゃんと読めばわかりますが「その時のゲート長が、ではいくつになるか? というと、例えばFinの幅が5nmとするとGateの方は10nmなのか、それとも15nmなのか17nmなのか、というあたりまでの分解能は無いんですが。そう考えると、まぁ10nmの所までで終わりかな、と。」なので、ゲート幅をインタビューで語っていますよね。
今現在プロセスノードとゲート長はマッチングしていませんから、便宜的に付けられているプロセスノード名と実際のゲート長を同等に扱っても意味が無いと思いますよ。
FinFETでFinの幅を議論しているのにゲート長を持ち出すって、余計に意味が分かりませんね。プレーナで言うゲート長（Length）って、FinFETではFinの奥行き方向に相当する部分であり、Finの幅とは関係ないです。Finの幅に相当するのは、プレーナではチャネルの深さに相当する部分です。ここの幅が狭くなると、キャリアの数に対する量子的なゆらぎの効果が大きくなってVthのばらつきが大きくなります。#それを突破できる可能性があるのが単電子トランジスタ元の研究者が誤解している可能性はないので（なにせFinFETの開発者なので）、理解せずにインタビューを書いてでたらめになっている気がします。ちなみにMOSではゲート長（Length）とゲート幅（Width）は別の物を表しているので、混同して書かない方がいいかと。
より多くのコメントがこの議論にあるかもしれませんが、JavaScriptが有効ではない環境を使用している場合、クラシックなコメントシステム(D1)に設定を変更する必要があります。
私はプログラマです。1040 formに私の職業としてそう書いています -- Ken Thompson
AMDはもうすぐPirates Islands出しますが (スコア:2, 参考になる)
AMDの次世代GPUはPirates Islandsは2015Q1に出荷予定で、GlobalFoundriesの20nmを使ったものになる予定。
詳しくは大原先生のPCテクノロジートレンドで。
http://news.mynavi.jp/special/2015/trendspring/ [mynavi.jp] [PCテクノロジートレンド 2015 - 将来CPU/GPUから各種チップまで]
TSMCの20nmは現状Appleがほとんどの生産を持って行ってて、16nmはさすがにあちこちの企業が殺到したためAppleはSamsungに戻る予定。
SamsungはGFと組んでA9生産をするのでしょう。
TSMCの16FF/16FF+は今のところHiSiliconのD01も動作済み、PCテクノロジートレンドのP8にあるグラフを見る限りでは設
Re: (スコア:0)
読みましたが、FinFETのFin幅とプロセスノードの数字（いわゆる14nmプロセス等）を混同しているあたり、
どこまで理解して書いているのか不安で、内容も信頼していい物やら。
IntelのFinFETは、22nmプロセスの時点でFin幅が8nmと発表されていて、限界だと書いている10nmは超えていたのですがね。
Re: (スコア:0)
上記記事のリンク先をちゃんと読めばわかりますが
「その時のゲート長が、ではいくつになるか? というと、例えばFinの幅が5nmとするとGateの方は10nmなのか、それとも15nmなのか17nmなのか、というあたりまでの分解能は無いんですが。そう考えると、まぁ10nmの所までで終わりかな、と。」
なので、ゲート幅をインタビューで語っていますよね。
今現在プロセスノードとゲート長はマッチングしていませんから、便宜的に付けられているプロセスノード名と実際のゲート長を同等に扱っても意味が無いと思いますよ。
Re:AMDはもうすぐPirates Islands出しますが (スコア:0)
FinFETでFinの幅を議論しているのにゲート長を持ち出すって、余計に意味が分かりませんね。
プレーナで言うゲート長（Length）って、FinFETではFinの奥行き方向に相当する部分であり、Finの幅とは関係ないです。
Finの幅に相当するのは、プレーナではチャネルの深さに相当する部分です。
ここの幅が狭くなると、キャリアの数に対する量子的なゆらぎの効果が大きくなってVthのばらつきが大きくなります。
#それを突破できる可能性があるのが単電子トランジスタ
元の研究者が誤解している可能性はないので（なにせFinFETの開発者なので）、理解せずにインタビューを書いてでたらめになっている気がします。
ちなみにMOSではゲート長（Length）とゲート幅（Width）は別の物を表しているので、混同して書かない方がいいかと。