アカウント名:
パスワード:
数千くらいじゃASICを作るメリットは生まれない。最低でも10万個くらい作らないと。
FPGAに比べてASICは失敗が許されない(バグによるダメージがケタ違いどころではなく、事と次第によっては数桁違う)分だけ緻密な検証が求められるので、そういった緻密なところまで追っかけられる人を求めてるんでしょう。そこが「大規模論理回路の設計・開発にゲートレベルから携わった経験がある方」というところにも現れてるんじゃないかと。チマチマチマチマと地道に性能向上していかないといけないからかな?
より多くのコメントがこの議論にあるかもしれませんが、JavaScriptが有効ではない環境を使用している場合、クラシックなコメントシステム(D1)に設定を変更する必要があります。
最初のバージョンは常に打ち捨てられる。
ソースを読むとだな (スコア:1)
とか、
>ソフトウェアアルゴリズムのハードウェアへのリダクション開発経験者
なので、
トランスコード処理をソフトからハードにしたいって事らしい
FPGAならともかく、ASICまでというので
ゆくゆくは数千単位以上で導入って事なのかな?
Re:ソースを読むとだな (スコア:0)
数千くらいじゃASICを作るメリットは生まれない。最低でも10万個くらい作らないと。
FPGAに比べてASICは失敗が許されない(バグによるダメージがケタ違いどころではなく、事と
次第によっては数桁違う)分だけ緻密な検証が求められるので、そういった緻密なところまで
追っかけられる人を求めてるんでしょう。
そこが「大規模論理回路の設計・開発にゲートレベルから携わった経験がある方」というところ
にも現れてるんじゃないかと。
チマチマチマチマと地道に性能向上していかないといけないからかな?