アカウント名:
パスワード:
x86系のCPUはフェードアウトしていって欲しいな
例えばプロセッサの中身が不揮発性記憶だらけになって機能ブロックを総括する同期信号が不要になったら新しいISAが必要になるのだろうか？x64だってRISCに薄皮被せて平然と生き延びてんのに
まあ何年か周期で非同期プロセッサ [srad.jp]は盛り上がるが、一向に研究室の外には出てこないな。
こんだけ神経細胞の仕組みを模したAI技術がもてはやされて、ハードウェアアクセラレーションも求められているのに、そういったものに使われているアーキテクチャは古臭いままだ。
復習同期回路とは大域的なクロックをトリガーに状態が更新される回路非同期回路はクロックがなく、ハンドシェイクなどの局所的なトリガーで(局所的な)状態が更新される回路非同期回路はハンドシェイクするぶん回路が大きく遅くなるが、長くなりがちなクロック配線が不要で状態エンコードも非常に簡素になりうるのでコンパクトで速くなる可能性もある同期回路はクロックにあわせて無駄な電力を消費し、非同期回路は信号の変化した箇所だけ動くので消費電力は低くなるが、CPUコアのような常にビジーな回路には一般には向かない非同期回路の設計・検証は難しく、大規模なものだとまだ研究室レベル真空管とか高かったころは非同期設計が多かったが、設計が難しいのでIC時代は同期設計ばかりになった
で、非同期プロセッサが向くのは、たまにI/Oをしてちょっとだけ計算するだけでいいが極超低消費電力を要求されるような応用実用化はされてるけど、まあ、あんまないよねCPUの3次キャッシュやバスインターフェースなんかはもしかしたら非同期回路になってるかもしれない
いや、上のコメントは「神経細胞の仕組みを模したAI技術」となっているのだし、これは非同期回路に適したものですよ。神経細胞を模した脳型コンピュータの場合、ほとんどのノードは変化がなく、刺激が伝搬する経路だけが活性化します。すべてのフリップフロップにクロックを供給する同期回路は効率が悪いので、非同期回路も検討されています。脳型コンピュータの場合は、同期/非同期と言ったデジタル回路の議論の前に、アナログ回路での実装もいろいろ検討されてます。
http://www3.coara.or.jp/~tomoyaz/higaax16.html#161108 [coara.or.jp]によると小脳は同期式、大脳もおそらく同期式とのこと
今は違う説が有力になっているかもしれませんが、参考まで。
より多くのコメントがこの議論にあるかもしれませんが、JavaScriptが有効ではない環境を使用している場合、クラシックなコメントシステム(D1)に設定を変更する必要があります。
にわかな奴ほど語りたがる -- あるハッカー
もうそろそろ (スコア:0)
x86系のCPUはフェードアウトしていって欲しいな
Re: (スコア:0)
例えばプロセッサの中身が不揮発性記憶だらけになって機能ブロックを総括する同期信号が不要になったら
新しいISAが必要になるのだろうか？
x64だってRISCに薄皮被せて平然と生き延びてんのに
Re: (スコア:0)
まあ何年か周期で非同期プロセッサ [srad.jp]は盛り上がるが、
一向に研究室の外には出てこないな。
こんだけ神経細胞の仕組みを模したAI技術がもてはやされて、ハードウェアアクセラレーションも求められているのに、
そういったものに使われているアーキテクチャは古臭いままだ。
Re: (スコア:1)
復習
同期回路とは大域的なクロックをトリガーに状態が更新される回路
非同期回路はクロックがなく、ハンドシェイクなどの局所的なトリガーで(局所的な)状態が更新される回路
非同期回路はハンドシェイクするぶん回路が大きく遅くなるが、長くなりがちなクロック配線が不要で状態エンコードも非常に簡素になりうるのでコンパクトで速くなる可能性もある
同期回路はクロックにあわせて無駄な電力を消費し、非同期回路は信号の変化した箇所だけ動くので消費電力は低くなるが、CPUコアのような常にビジーな回路には一般には向かない
非同期回路の設計・検証は難しく、大規模なものだとまだ研究室レベル
真空管とか高かったころは非同期設計が多かったが、設計が難しいのでIC時代は同期設計ばかりになった
で、非同期プロセッサが向くのは、たまにI/Oをしてちょっとだけ計算するだけでいいが極超低消費電力を要求されるような応用
実用化はされてるけど、まあ、あんまないよね
CPUの3次キャッシュやバスインターフェースなんかはもしかしたら非同期回路になってるかもしれない
Re: (スコア:0)
いや、上のコメントは「神経細胞の仕組みを模したAI技術」となっているのだし、これは非同期回路に適したものですよ。
神経細胞を模した脳型コンピュータの場合、ほとんどのノードは変化がなく、刺激が伝搬する経路だけが活性化します。
すべてのフリップフロップにクロックを供給する同期回路は効率が悪いので、非同期回路も検討されています。
脳型コンピュータの場合は、同期/非同期と言ったデジタル回路の議論の前に、アナログ回路での実装もいろいろ検討されてます。
Re:小脳は同期式とのこと (スコア:2)
http://www3.coara.or.jp/~tomoyaz/higaax16.html#161108 [coara.or.jp]
によると小脳は同期式、大脳もおそらく同期式とのこと
今は違う説が有力になっているかもしれませんが、参考まで。