アカウント名:
パスワード:
マイニングASIC開発したからと言って、IntelがASIC売り出すわけじゃないよ。この論文の肝は250mVの電源電圧で動く回路技術を用いて、電力効率を劇的に向上させたこと。世界最高の電力効率を謳うために、流行りのマイニングASICで試作してみただけ。ダイサイズも0.15mm2と、極小のテストチップです。
>A 250mV, 0.063J/GHash Bitcoin Mining Engine in 14nm CMOS Featuring Dual-Vcc SHA256 Datapath and 3-Phase Latch Based Clockingタイトルからも言いたいことは分かるよね。
もしマイニングに特化してよいなら、適度にエラーを許容することで、もっとエネルギーが減らせるのでは？マイニング目的であれば、常に正しいハッシュを計算する必要はなくて、結果的に早く有効なハッシュが見つかればよいはず。
# まぁ、汎用性重視なのだろうけど。
ハッシュの計算でそんな不安定なチップだと間違った結果しか出さないと思うが。そもそも、今回の計算結果は正しいとどうやって知るの？
2回（以上）計算すれば済む話だろ？ 大丈夫？
まさか正しい答えが返ってくる頻度が一番高いなんて能天気なことを考えていないよな？
まさかも何もこの記事のASICは正しい答えを出すのが前提ですよね？出発点はランダムノイズの海ではなく、ここですよ？
エラーを許容して電力を下げようって話だよね？クリティカルパスのタイミングマージン割った時点で、ランダムノイズどころか、特定の入力ベクトルに対して固定パターンのエラーになるよ。2回計算したら2回とも同じエラーが返ってくる。
なんか根本的に否定することしか考えてないな。効果ないとか、もっと効率のよいやり方があるとかの意見なら分かるけど。
なぜ、検算を同じ条件でやる必要があるの？なぜ、確率的にエラーを許容しようという話で固定パターンのエラーになるの？なぜ、固定パターンのエラーになると良くないの？（誤り方を固定化できたらむしろ誤り訂正で有利だよね？）
まあいいよ、否定しかしないもんね。勝利宣言をどうぞ。
よし勝った！
まぁ勝ち負け以前の問題として、今回の論文に変わるもっと効率良いやり方があると思うなら、それをあなたが示さないと話にならないよ。
#3647250にある通り、デジタル回路のエラーの出方というのはある限界値（元のコメントで言うクリティカルパスの限界）を超えたら途端に指数関数的にエラーが増える物なんだ。そういうLSI界隈の常識がある中で、「適度にエラーを許容することで、もっとエネルギーが減らせる」というのなら、どういう研究があるのかを示してくれないと。根拠も前提となる技術も何も示されないから議論のしようが無く、否定的なコメントしか返ってこないんだよ。
「ハズレをアタリと誤認」の場合はその割合は少ないからその検出検算はCPUに投げればOKかなそもそも、元のASICはアクセラレータタイプで一部の計算しか担当してないみたいだし
逆の「アタリをハズレと誤認」はそもそもそれをどうやってを検出するのか（勉強で不足で間違っているかもしれないが）仮想通貨の場合、複数アタリがあるはずだから「アタリをハズレと誤認」は気にしないで別のアタリを探す「消化数で勝負」かなその場合は消費電力的に大きなマイナスだけど元が取れるか
全件探してもアタリが見つからないならさすがにエラー率が高すぎだと思うけどマルチコア的な構成だから2週目は同じナンスは別のコアに担当させるようにすれば製造時のコアごとの揺らぎに由来するエラーは回避できる？
# 個人的にはIntelの発表自体はCIAやモサドとかに「ブルートフォース的暗号解析チップ」の売り込みも兼ねてるかなと思ったり
なんか買ったとか負けたとか楽しそうな話を…してる気がしない :)
昔のストーリー [developers.srad.jp]を覚えてた人が「きっとマイニングでも同じことが言える」と思って頑張ってるんだろうけど、まあ(そういうアルゴリズムが出てくればまた面白そうだけど)無理っぽい話。厳密解でないと役に立たない世界だからなあ、あれは。
と、最後にASICの設計をしたのはもう10年以上前だなあという老害の独り言。
一つ補足として、マイニングの場合、他者に先にアタリを見つけられたら、それまでの消費電力は丸々損となるし、当然、為替の影響もあるので、省電力化の効果（損益）の評価にはもっと複雑なモデルが必要。
上手くいくとも、いかないとも、単純に言えるものではないと思う。
別に(#3647045) はハッシュの近似解が得られるからエラーを許容するとは言ってないよね。厳密解でないと役に立たないからというのは十分な反論にはなってない。
初めのコメントにある通りで、ダイサイズが0.15mm2なんですよ。売ってるマイニングASICやGPUの1/1000以下のサイズ。電力も1/1000。
実用的な物じゃないので、どこかに売り込むとか言うのはさすがに無い。
こういう返信は歓迎です。
リンク先のように、元々誤差を許容できる動画の圧縮・再生のような用途ならって前提で研究されてたものですね。研究はされてたのですが、#3647250に書いたように、結局DVFSの方が効率良いことが分かって、ICに電源も内蔵するのが一般的になって廃れてしまいました。こういう確率論的な計算が流行ってるのは、組み合わせ最適化を解くイジングマシンの界隈だけじゃないですかね。
#私も老害の一人かもしれませんが、今も現役でASIC開発してます。
Intelはマイニング目的で技術開発してるわけではないから、その仮定は意味ないけどね。そもそも、半導体のシュムプロット見たことあればわかると思うけど、エラー許容して電力減らすということ自体が難しい。
電力半分でエラーが2倍とか10倍なら意味があるんだけど、そうはならない。ある一点の電圧を超えたら指数関数的にエラーが増えます。そのため、現代のCPUではそのギリギリを攻めるように細かい電源電圧制御をしている。そっちのが効率良いから、一時期話題になったエラー許容デジタル回路は下火になってしまった。
より多くのコメントがこの議論にあるかもしれませんが、JavaScriptが有効ではない環境を使用している場合、クラシックなコメントシステム(D1)に設定を変更する必要があります。
アレゲはアレゲを呼ぶ -- ある傍観者
低電圧・低電力の回路技術が本命 (スコア:3, 興味深い)
マイニングASIC開発したからと言って、IntelがASIC売り出すわけじゃないよ。
この論文の肝は250mVの電源電圧で動く回路技術を用いて、電力効率を劇的に向上させたこと。
世界最高の電力効率を謳うために、流行りのマイニングASICで試作してみただけ。
ダイサイズも0.15mm2と、極小のテストチップです。
>A 250mV, 0.063J/GHash Bitcoin Mining Engine in 14nm CMOS Featuring Dual-Vcc SHA256 Datapath and 3-Phase Latch Based Clocking
タイトルからも言いたいことは分かるよね。
Re:低電圧・低電力の回路技術が本命 (スコア:0)
もしマイニングに特化してよいなら、適度にエラーを許容することで、もっとエネルギーが減らせるのでは？
マイニング目的であれば、常に正しいハッシュを計算する必要はなくて、
結果的に早く有効なハッシュが見つかればよいはず。
# まぁ、汎用性重視なのだろうけど。
Re: (スコア:0)
ハッシュの計算でそんな不安定なチップだと間違った結果しか出さないと思うが。
そもそも、今回の計算結果は正しいとどうやって知るの？
Re: (スコア:0)
2回（以上）計算すれば済む話だろ？ 大丈夫？
Re: (スコア:0)
まさか正しい答えが返ってくる頻度が一番高いなんて能天気なことを考えていないよな？
Re: (スコア:0)
まさかも何もこの記事のASICは正しい答えを出すのが前提ですよね？
出発点はランダムノイズの海ではなく、ここですよ？
Re: (スコア:0)
エラーを許容して電力を下げようって話だよね？
クリティカルパスのタイミングマージン割った時点で、ランダムノイズどころか、特定の入力ベクトルに対して固定パターンのエラーになるよ。
2回計算したら2回とも同じエラーが返ってくる。
Re: (スコア:0)
なんか根本的に否定することしか考えてないな。
効果ないとか、もっと効率のよいやり方があるとかの意見なら分かるけど。
なぜ、検算を同じ条件でやる必要があるの？
なぜ、確率的にエラーを許容しようという話で固定パターンのエラーになるの？
なぜ、固定パターンのエラーになると良くないの？
（誤り方を固定化できたらむしろ誤り訂正で有利だよね？）
まあいいよ、否定しかしないもんね。勝利宣言をどうぞ。
Re: (スコア:0)
よし勝った！
まぁ勝ち負け以前の問題として、今回の論文に変わるもっと効率良いやり方があると思うなら、それをあなたが示さないと話にならないよ。
#3647250にある通り、デジタル回路のエラーの出方というのはある限界値（元のコメントで言うクリティカルパスの限界）を超えたら途端に指数関数的にエラーが増える物なんだ。
そういうLSI界隈の常識がある中で、「適度にエラーを許容することで、もっとエネルギーが減らせる」というのなら、どういう研究があるのかを示してくれないと。
根拠も前提となる技術も何も示されないから議論のしようが無く、否定的なコメントしか返ってこないんだよ。
そもそも、すでにマイニングに参加した全CPU/GPU/メモリ等がエラー皆無ってわけではないよね (スコア:0)
「ハズレをアタリと誤認」の場合はその割合は少ないからその検出検算はCPUに投げればOKかな
そもそも、元のASICはアクセラレータタイプで一部の計算しか担当してないみたいだし
逆の「アタリをハズレと誤認」はそもそもそれをどうやってを検出するのか
（勉強で不足で間違っているかもしれないが）仮想通貨の場合、複数アタリがあるはずだから
「アタリをハズレと誤認」は気にしないで別のアタリを探す「消化数で勝負」かな
その場合は消費電力的に大きなマイナスだけど元が取れるか
全件探してもアタリが見つからないならさすがにエラー率が高すぎだと思うけど
マルチコア的な構成だから2週目は同じナンスは別のコアに担当させるようにすれば
製造時のコアごとの揺らぎに由来するエラーは回避できる？
# 個人的にはIntelの発表自体はCIAやモサドとかに「ブルートフォース的暗号解析チップ」の売り込みも兼ねてるかなと思ったり
Re: (スコア:0)
なんか買ったとか負けたとか楽しそうな話を…してる気がしない :)
昔のストーリー [developers.srad.jp]を覚えてた人が「きっとマイニングでも同じことが言える」と
思って頑張ってるんだろうけど、まあ(そういうアルゴリズムが出てくればまた面白そうだけど)
無理っぽい話。厳密解でないと役に立たない世界だからなあ、あれは。
と、最後にASICの設計をしたのはもう10年以上前だなあという老害の独り言。
Re: (スコア:0)
一つ補足として、
マイニングの場合、他者に先にアタリを見つけられたら、それまでの消費電力は丸々損となるし、
当然、為替の影響もあるので、
省電力化の効果（損益）の評価にはもっと複雑なモデルが必要。
上手くいくとも、いかないとも、単純に言えるものではないと思う。
Re: (スコア:0)
別に(#3647045) はハッシュの近似解が得られるからエラーを許容するとは言ってないよね。
厳密解でないと役に立たないからというのは十分な反論にはなってない。
Re: (スコア:0)
初めのコメントにある通りで、ダイサイズが0.15mm2なんですよ。
売ってるマイニングASICやGPUの1/1000以下のサイズ。電力も1/1000。
実用的な物じゃないので、どこかに売り込むとか言うのはさすがに無い。
Re: (スコア:0)
こういう返信は歓迎です。
リンク先のように、元々誤差を許容できる動画の圧縮・再生のような用途ならって前提で研究されてたものですね。
研究はされてたのですが、#3647250に書いたように、結局DVFSの方が効率良いことが分かって、ICに電源も内蔵するのが一般的になって廃れてしまいました。
こういう確率論的な計算が流行ってるのは、組み合わせ最適化を解くイジングマシンの界隈だけじゃないですかね。
#私も老害の一人かもしれませんが、今も現役でASIC開発してます。
Re: (スコア:0)
Intelはマイニング目的で技術開発してるわけではないから、その仮定は意味ないけどね。
そもそも、半導体のシュムプロット見たことあればわかると思うけど、エラー許容して電力減らすということ自体が難しい。
電力半分でエラーが2倍とか10倍なら意味があるんだけど、そうはならない。
ある一点の電圧を超えたら指数関数的にエラーが増えます。
そのため、現代のCPUではそのギリギリを攻めるように細かい電源電圧制御をしている。
そっちのが効率良いから、一時期話題になったエラー許容デジタル回路は下火になってしまった。