半導体など大手各社がチップレット推進で新標準「UCIe」のコンソーシアムを結成へ 45
ストーリー by nagazou
準拠製品が出てくるのは先になりそうですが 部門より
準拠製品が出てくるのは先になりそうですが 部門より
大手半導体設計・製造やIT大手各社は2日、半導体設計でチップレットエコシステムを確立するための標準規格を策定するコンソーシアム「Universal Chiplet Interconnect Express」（UCIe）を発表した。同時に複数のシリコンダイをワンパッケージに統合するためのオープン規格「UCIe 1.0」の仕様も公開されている。UCIeは、PCI-Expressの成功からヒントを得て企画されたものだという。発表時点でコンソーシアムに参加するのは、Advanced Semiconductor Engineering（ASE）、AMD、Arm、Google Cloud、Intel、Meta、Microsoft、Qualcomm、Samsung、TSMCとなっている（プレスリリース、STH Universal Chiplet Interconnect Express UCIe 1.0 Launched、ITmedia、AnandTech、GIGAZINE）。
チップレットはSoC（System on Chip）の一種。SoCではCPU、GPU、モデム、SRAMといった機能を一つのメーカーが製造していた。チップレットではそれぞれのダイからダイをつなぐUCIeを設定することで、別々のウエハーで製造したチップを接続し、一つの機能を持つSoCを形成する。複数ベンダーのエコシステムからのチップレットコンポーネントを組み合わせてSoCの構成をカスタマイズできるようになる。
チップレットはSoC（System on Chip）の一種。SoCではCPU、GPU、モデム、SRAMといった機能を一つのメーカーが製造していた。チップレットではそれぞれのダイからダイをつなぐUCIeを設定することで、別々のウエハーで製造したチップを接続し、一つの機能を持つSoCを形成する。複数ベンダーのエコシステムからのチップレットコンポーネントを組み合わせてSoCの構成をカスタマイズできるようになる。
どこまで互換性を保ち続けるかな (スコア:3)
あくまでなんとなくだけど、数年後には幾つかの会社が共通規格をベースに勝手に拡張して使い出す気がしなくもない。実際、NVIDIAはPCI-Expressじゃ足りないからNVLinkを使ってるわけで。
さてどうなるかしら？
ダイ間の帯域とレイテンシ (スコア:2)
PCI-Expressとは比較にならないくらい求められそうですがどれくらいになるんですかね
PCI-Expressは長さを許容するしスロット差し込みの中での速度に対して
チップレットはしっかり固定されるからそれだけではるかに条件がいいけど
一番太さが欲しいのはCPU－SRAMかGPU－SRAMですかね
Re:ダイ間の帯域とレイテンシ (スコア:1)
レイテンシは多少よくなるかもだが、
帯域はPCIe 5.0と同じ1レーン片方向32GT/s (低速4GT/sからサポート)。
レーンも16(距離25mm)～64(距離2mm)で、PCIe(x1～x64)と変わらない。
＃タレコミ記事中のリンク先では、ServerTheHomeやGigazineの記事に表があるよ。
プロトコルとして採用しているPCIeとCXLだが、そもそもCXLは物理層をPCIeと同じとした規格なので、
必然的にPCIeより速くなることはない。ただ、将来的にはPCIeを凌駕する規格になる可能性はある。
うんちく垂れると、CXLとは、CXL.io、CXL.mem、CXL.cacheの3つから構成されていて、
・CXL.io = PCIeそのもの
・CXL.mem = メモリ空間の拡大と不揮発メモリ (プロセッサ直結のメインメモリよりは遅い)
・CXL.cache = CPU/アクセラレータ間キャッシュの一貫性確保
で、まあ、一番の目玉は(PCI/PCIeにはなかった)キャッシュコヒーレンシー方式の業界統一だろう。
まあ、UCIeの初期参加メンバーにnVidiaとAppleがいないことが、この目論見の全てを物語っているわけだ。
Re:ダイ間の帯域とレイテンシ (スコア:2)
もう表で出てたんですね、気づいてなかった
確定したばかりの6.0かと思ったけど5.0か
周辺情報ありがとうございます
Re: (スコア:0)
どっちかというと組み込み用途SoCの性能底上げと設計の柔軟性確保が目的で、AppleやnVidiaのようなハイエンドシステムに力を入れたいところとは目指すところが違うってことかな
Re: (スコア:0)
もしかするとパッケージング設備を異なる製造ライン間で
共用できるようにして、
ファブ内の利用効率を向上させる狙いがあるのかも。
または、あるファブが手一杯の時に、他のファブへの
製造移管が多少やり易くなるとか…。
パッケージングの
IDM2.0とか半導体業界の予約待ちと紐づけて考えるのは
勘繰り過ぎだろうか？
Re: (スコア:0)
もともとチップ製造とパッケージングは別工場でやるしチップ間の接続はチップに配線された外部との接続用端子部分が設計通りになってれば別工場でも出来るし…
Re: (スコア:0)
CPUは多コア構成の物はMCM化が進んでいますし、
AMDもNVIDIAもIntelも開発中のハイエンドGPUはMCM構成を採用する予定、
なのでハイエンドCPU・GPUほどチップレット間の接続技術が必要になってきてますよ
Re: (スコア:0)
5年くらい前まではハイエンドグラフィックボードはＭＣＭが当たり前だった。それがおそらくコストと性能のバランスからワンビッグチップになった。今再びＭＣＭに戻りつつある。CPUと違ってＧＰＵはなんやかんやそのへん柔軟。
Re: (スコア:0)
CPUでもノースブリッジが統合→I/Oダイへ分割と戻りつつあるよね
Re: (スコア:0)
MCM(複チップモジュール)の話を、ただの単体チップモジュールの話と混ぜて、何を言おうとしてるのか。
それらを混ぜたら、8080のPIOには8255A使う〜、とか、
バッファしか挟んでないPC/ATバスはシステムバスだけど、
それを標準化したISAバスはブリッジ接続だからシステムバスじゃない、
そのブリッジを取り込んだ80386以降ははチップ機能を統合したと言うのか、
みたいなクソどうでもいい話まで混ざるだけだろうに。
伝送路に流れるものが変わっている技術の話と、ただ単に集積回路製造上の技術絞った話は、
別の話題だと分かれ。
Re: (スコア:0)
Core 2 Quad のMCMに戻りつつあるんですか？って問えば、その理解の浅さを正せるだろうか？
Re: (スコア:0)
ヒントを上げるなら、
MCMのQ6600とかQ9550にも、ノースブリッジはあった、ってことまで言わないと。
Xeon 5300とかでもいいけども。
I/Oバス階層に(ノース)ブリッジ/メモリバス速度の階層があることと、
ブリッジがCPUとチップとして分離しているかどうかと、
集積回路製造技術としてMCMを利用することとは、
その定義からしてどれも独立事象だという凡例として。
Re: (スコア:0)
ヒントを上げる⇒ヒントを挙げる
Re: (スコア:0)
ARMがいるので全てを物語ってくれると言うほどわかりやすくもない…
せいぜいいつもの独自路線組が入らなかったってくらい？
Re: (スコア:0)
あれらは独裁したいだけだから…
Re: (スコア:0)
スキューもある程度無視できそう
オデヲタはジッタしか気にしなようですが
(*´ω｀*)
Re: (スコア:0)
CPU-CPUとかGPU-GPU,ＣＰＵ-GPUのほうが帯域がいるのでは。
どーでもいーけどチップレットってＳｏＣよりはＭＣＭだろ。複数の機構がワンチップになってるのがSoCでチップレットはむしろ過去への回帰。
Re: (スコア:0)
SoCでチップレットはむしろ過去への回帰。
つまりこれはかいきげんしょう！？((((；ﾟДﾟ))))ｶﾞｸｶﾞｸﾌﾞﾙﾌﾞﾙ
Re: (スコア:0)
排熱考えると色々複合させて熱の集中避けたところで同時に稼働したら同じ事だし、
別チップにしたほうが使えるエネルギー増えたりして。
というか記事見た時点ではこれ以上集中させて大丈夫なん？だったから、ただのMCMでむしろ安心した。
帯域はその辺に使うっけ？CPU間は持ってる物をメモリとキャッシュに置いて
コンテキストスイッチしちゃうから直接通信する必要はなさげだし、GPU間も同じ。
CPU-GPUは……GPUで回したい計算の種(ゲームだとモデル・テクスチャの転送)の転送には使うけど、
コンスタントに広帯域使う用途ってあんまないだろうし。
レンダリング結果を無圧縮でキャプチャしてCPUで圧縮するとかだとワンチャン……？
需要少ない気がする。
Re: (スコア:0)
将来的にはチップの上にチップを積めば配線最短だよね路線を目指してます。
熱の問題は知りません。
Re: (スコア:0)
配線通してないところに溝切って重ねてパイプ状になったところに冷媒でも流すんかな
キューブ状になったら中に冷媒かなんか流し込まないと熱が籠もってめっちゃヤバそう
電気的に熱を輸送するとか、ダイヤ基板を作るとかの方向性もありうるかな……？
Re: (スコア:0)
縦の配線をぶっとくして電気と一緒に熱も流すとか？
＃温度が上がると(若干)抵抗も増えるけど。
Re: (スコア:0)
一番太さが欲しいのはCPU－SRAMかGPU－SRAMですかね
そこは－ではなく×にしていただけますともっと腐敵になりそうです
Re: (スコア:0)
パッケージ内の通信で求められるのは、帯域やレイテンシよりも電力効率です。
ビット幅増やせば帯域は増やせますし。
2月のISSCCでも複数論文がありますが、何pJ/bitという数字がタイトルの一番初めに来ます。
最近の発表では、同じダイ内の長距離やHBMのような数mmの通信で1pJ/bit以下、パッケージ内のダイ間通信で一桁pJ/bitぐらいです。
ちなみに別パッケージのIC間、例えばDDR4/DDR5等の外部メモリが数十pJ/bitぐらいです。
バリエーション (スコア:1)
CPU,GPU,ネットワーク,映像処理...
ほかにどんな用途があるんだろ。
出入り口とコアとメモリーの組み合わせだけのような気もする。
大容量メモリー付きのFPGAだけあればいいのかもしれないけど、
それだと消費電力が下がらないのかな。
アムロは双眼顕微鏡でコンピュータを組んでいたけど (スコア:0)
我々の孫か曾孫は、あんなふうにパソコンを組むようになるのだろうか
まあマイクロマニピュレータくらいは使うだろうけど
# えっ3DプリンタでIC組むって???
Re: (スコア:0)
すでに老眼者は顕微鏡使って半田付けしてるし。
Appleは我が道を行く (スコア:0)
この手のものには絶対乗らない気がする。
入ったら入ったでAppleジャイアニズム発揮して他企業から嫌われそう。
Re: (スコア:0)
UNIXを売ってるくせにサーバー専用機が無くて気楽なもんだな
Re:Appleは我が道を行く (スコア:1)
Xserveを知ってれば、Apple製サーバを求めないのは必然だろ。
Re: (スコア:0)
Unixがサーバー専用だと？そもそもサーバーの意味を理解できてないな。
UnixがPCサーバー機に負けつつあった90年代でも、当時業務の中核サーバーと
考えられていたのはメインフレーム系であって、それに対し、Unixは、より汎用的な技術を
用いたオープン系ワークステーションをサーバー転用した位置付けだったんだが。
＃そのメインフレームも、System/360以前のワンオフ機に比べれば汎用性があったんで、
日本語じゃあ「汎用機」呼ばわりが続いているけどな。
PCサーバーに駆逐されるまで、ネットワークサーバーに使うのにUnixが適してた、
ってだけのこと。
そもそも、UnixのUniって、
Re: (スコア:0)
いい薀蓄で個人的には為になったんだけど、
1行のコメントに対するレスとしてその怒涛の長文はちょっとどうなの……？
「サーバといえばメインフレームだろ常識的に考えて」
「Unixはメインフレーム系のMulticsを個人用レベルに落とし込んだのが始まりだぞ」
くらいで良くない……？
Re: (スコア:0)
Re: (スコア:0)
歴史的な経緯を含め、丁寧に解説してくれてると思うけどね。
それこそ誤解を生まないように導いてくれてると感じる。
長文でも、途中で脇道それるとか、いろんな論点がごちゃ混ぜになるものも少なくないんで、これはこれでいいんじゃないかと。
完結に書けばある意味分かりやすくもあるんだけど、ツッコミどころを残す事になり、その事が脇道にそれて主張したい内容がぼやける可能性もある。
Re: (スコア:0)
大原雄介を専門家かなにかと勘違いしてありがたがってる人の投稿に価値などない
Re: (スコア:0)
Unixがサーバー専用だと？
日本語大丈夫？
Re: (スコア:0)
オープン規格だから便乗して自分が元祖みたいな顔するんじゃない
Re: (スコア:0)
参画してないのを地の利に、独自拡張を足して元祖みたいな顔をする
…でも根元が折れやすいみたいなヘマが後世に残る
Re: (スコア:0)
USBケーブルのゴミを大量に作ることによってすごい利益を出していそう
Re: (スコア:0)
Appleじゃなくても自分のところで億単位の開発費を出せて売りまくれるところはこんなもの使わんだろ。
パッケージがデカくなるわ、チップ間のI/Fが余計に必要で電気も食うわで
大量生産によるコストダウンの逆を行くからな。
ただ、FPGAに乗っている各種I/FやIPの切り売りと考えると、中心にFPGAを持ってきて
必要な追加機能をこれで組み合わせるというのはありかも。
年に数万というレベルでしか売れないようなものもあるしな。
# 搭載する10個のチップのうち、1個の納期が半年とかになったら目も当てられない…
MCM (スコア:0)
これってMCM（Multi-Chip Module）とどう違うの？
Si on Siって技術は前から話題になっていたけどそのこと。
Re:MCM (スコア:2)
チップレットという名称はマーケティングです。コスト抑制でMCM化したRyzenが好評だったので、チップレットという新発明によって性能が飛躍的に向上したという物語になってます。自作趣味者としては、PCの集積度が上がって差別化要素の組み合わせ方が工場封止に依るようになると、コストパフォーマンスの良い非標準構成が組みにくくなるなとは思いますね。ローエンドCPUに通常の4倍のメモリとか。
Re: (スコア:0)
リンク先に載ってるでっかい画像を見るにMCMでSi on Siまでは言ってないと思う
Re: (スコア:0)
言葉の定義からすると、昔のMCMも今のチップレットも広義のMCMで同じになる。
技術的には、一昔前のMCMはリードフレームやワイヤーボンディングでチップ間同士を接続してたので、接続配線数が数十から多くて100ぐらいまで。
今のSiシリコンインターポーザや微細なビルドアップ基板を使うタイプは、複数チップの合計で数千を超える接続ができるのが違い。
接続できる配線数が2桁増えたので、全く質的に違うものになっており、そのため両者を区別するためにチップレットという言葉を使う方向のようです。
昔ながらのMCMも、アナログやパワー半導体向けでは今後も無くならないから、やっぱり両者を区別してくれたほうが分かりやすい。